覆晶封裝市場在過去幾年呈現高成長，吸引台灣業者先後投入此一市場，目前已成為僅次日本之外的覆晶載板生產地區，預計2006年全年全球覆晶載板將出現相當程度供不應求的現象。

　但是由於技術的問題，覆晶封裝也存在相當多的風險性，除了資本投入龐大、人才供應不足，及客戶集中度過高（目前Intel是全球最大的客戶）等等問題之外，製程技術經驗也是必須克服的困難。所以，覆晶封裝雖然擁有傳統Wire Bonding所無法達到的優點，但是在生產過程中，仍舊有相當多的瓶頸需要經驗與技術來克服，否則將出現封裝品質不佳而遭罰款或退貨的情況。

　前幾年華通是擁有相當大產能的覆晶載板業者，但因為品質出現問題，而遭英特爾罰款，隨後又發生出貨給ATI的載板出現龜裂問題，而使得聲譽大受損害，另外包括南亞電路板、日月宏、日本業者也曾因為載板問題而遭客戶罰款。

覆晶封裝良率取決液態膠材控制

　目前覆晶封裝大多是利用有機基板配合錫鉛凸塊作為封裝的材料，兩者之間的密合多以用點膠方式，來達到填滿晶片與基板間的間隙，因為毛細現象的原因，使得液態膠材可以完全填滿載板中的空隙，除此之外，還可以達到固定與提高可靠度的功能，所以，在整個封裝過程中，底層充填用的封膠便扮演了相當重要的角色。此外，隨著材料與製程的不斷進步，新一代的封裝材料與製程，也陸續被發表出來，包括NCP（Noncon-ductive Paste）、Reflow Curing製程、NCF（Noncon-ductive Film）、一體網印方式都是目前業者所積極發展的方向。

　但在有機基板與錫鉛凸塊之間的密合，由於材料之間的因素，在生產過程中使得包括錫鉛組成比例、助焊劑的相容性、點膠路徑、基板的溫度以及封膠材料觸變性都是必須被注意的關鍵點。

　由於基板與覆晶之間的空隙，大多在25∼150mm之間，而覆晶接腳又多超過1,000pin以上，再加上在製程中必須花費一段時間讓封膠流體佈滿有機基板與覆晶之間的空隙，所以，考慮到封膠材料的黏度與高溫穩定性是相當關鍵的。例如，助焊劑會降低液態封膠在錫鉛凸塊密合程度而造成空隙，所以，封膠的黏度和高流性都是重要的條件之一。

▲覆晶封裝點膠流程。


需要低膨脹係數材料來降低剪應力效應

　因為，在整個覆晶封裝的過程中，毛細作用是完成整個封裝的必要現象，但是因為晶片、有機基板、錫鉛連接和充填材料都是不同材質，因此這幾項材料的熱膨脹係數也都有相當大的差異性，一般來說，晶片的熱膨脹係數大約為2.3ppm/℃，而FR-4基板則為18ppm/℃、銲錫凸塊為24ppm/℃、環氧樹脂的膨脹係數為70ppm/℃，尤其是晶片與有機基板的熱膨脹係數差異最大，當溫度出現變化時，會產生不一致的熱膨脹效應使得整個封裝出現變形的現象。並且會在覆晶與基板的銲錫連接上出現剪應力，一般銲錫熔點約在180∼400℃間，容易達到其降服點而對整體封裝的結構產生破壞性。

▲覆晶受溫度變化所產生的變形。


　所以，充填用的封裝材料，必須扮演起協調此一現象的關鍵角色，能夠調整晶片、基板和錫鉛連接之間的熱膨脹係數差異，來強化銲錫連接的強度，降低連接點的疲勞應力，以增加產品壽命。所以材料之熱膨脹係數差異愈小，愈能降低板翹的發生，因此都是一直朝向15ppm/℃以下的低膨脹係數發展。

　因應此一現象，目前大多是添加了熱膨脹係數大約為0.6ppm/℃的二氧化矽作為添加劑的解決方式，但是過多二氧化矽會增加填充材料的黏度，降低填充材料的流動性，而造成封裝結構內出現空隙，所以在添加二氧化矽時必須在流動性與熱膨脹係數做一平衡的判斷。並且剛性模數值在Tg以上及以下的變化應愈小愈好，以免造成過大的應力。

　另外，受到地心引力的影響，在生產過程中添加劑會產生沉澱的情況，出現了接近基板的部分會沉積較多的添加劑，而上方晶片的部分則會出現添加劑比例較稀的情況，這也是必須注意的部分。

▲填充粒子分佈在底部填充材下3種不同狀況－（A）無沉澱狀況；（B）80％沉澱高度；（C）50％沉澱高度。

錫鉛凸塊高度將影響覆晶封裝壽命

　在覆晶構裝體中，錫鉛凸塊扮演著相當重要的腳色，由於錫鉛凸塊是負責訊號的傳遞，所以一旦錫鉛凸塊遭到損壞，將會導致整個元件功能失效。

　所以焊錫凸塊的製作為覆晶接合技術的重要步驟。焊錫的種類很多，其合金成份取決於基板材料種類與後續組裝製程的條件，常見的種類為高熔點的95％鉛-5％錫合金，或低熔點的51％銦-32.5％鉍-16.5％錫、63％鉛-37％錫、50％鉛-50％銦合金。

　常見的製作方式包括蒸鍍法、電鍍法以及印刷法。由於蒸鍍法需耗費較多原料，且只適用於高鉛含量的凸塊製作，故目前多採用電鍍及印刷法制作焊錫凸塊。由於電鍍法運用了黃光製程，故可得到較高品質（高密度與細間距）的焊錫凸塊，但其製作成本也因此較高。

　焊錫凸塊的製作方法為，先在IC 晶片表面鍍上玻璃保護層以提供密封保護並防止焊錫的任意潤濕，在接墊位置上開出導孔後再濺鍍上如鉻、銅、金等之多層金屬薄層（通稱為UBM、Under Bump Metallurgy），以提供黏著、擴散障礙、增進焊錫潤濕與防止氧化等功能，隨後再以蒸鍍、Dipping或Ultrasonic Soldering的技術將100∼125mm厚的鉛-錫合金鍍上，在後續的接合熱處理過程中，焊錫熔融時之表面張力效應將使焊錫層轉變成球形的焊錫凸塊。使用覆晶接合的構裝基板接墊上相對地也須鍍上多層金屬薄層，以利焊錫的潤濕。

焊錫接點的疲勞破壞造成裂縫和脫層

　IC晶片與基板熱膨脹係數差異引致的應力，及系統操作溫度反覆變化所致的疲勞效應，為覆晶接合的焊錫凸塊接點破壞最主要的原因，焊錫接點的疲勞破壞可以區分為機械式疲勞破壞（Mechanical Fatigue）與熱疲勞破壞（Thermal Fatigue）兩種，而又以後者為主要原因。除了熱膨脹係數差異與系統重覆操作的因素之外，焊錫之化學成份、機械特性、高度、形狀、幾何分佈等也是影響接點壽命的重要因素，如何提升焊錫接點的抗疲勞特性也因此成為改善覆晶接合可靠度的重要研究方向。

　通常在封裝結構中，最先產生熱疲勞破壞的結構位置是錫鉛凸塊，因為整個覆晶封裝結構是由不同材料組合而成，所以靠近自由端的介面也就是錫鉛凸塊，承受了溫度變化之後，將會產生相當大的應力，造成裂縫和脫層，使得整體覆晶封裝結構崩壞。

　錫鉛凸塊的高度關鍵著應力現象的結果，錫鉛凸塊的高度愈低會造成疲勞損傷愈大，因為高低溫停留的時間愈長，對於錫鉛凸塊壽命的影響愈大，使得高度較低的錫鉛凸塊會出現較大的疲勞損傷，而影響整體的壽命。所以，在達到輕、薄、短、小封裝的目標時，將會對利用覆晶封裝的元件本身壽命造成一定程度的衝擊。

　所以就溫度對於錫鉛凸塊會出現，高低溫停留的時間愈長，將直接影響封裝元件的壽命。錫鉛凸塊的高度愈高，溫度所造成的疲勞損傷就愈小，而延長封裝元件的壽命等等的的影響。

提高焊錫接點抗疲勞特性增加壽命

　提升焊錫接點的抗疲勞特性可以朝向選擇與晶片熱膨脹係數更為相近的材料（氮化鋁、碳化矽、矽晶片、玻璃陶瓷等）做為構裝基板、設計最佳化分佈的焊錫凸塊、改變焊錫凸塊的形狀、改變焊錫凸塊的化學成份，以及在焊錫接點周圍填入樹酯材料等等方面進行努力。

　增加凸塊高度為改變焊錫凸塊的形狀常見的方法，可以利用所謂SST（Self-Stretching Soldering）技術，將焊錫凸塊由酒桶型拉長為沙漏型，或利用疊合技術將數個錫球疊起，此一方法可使接點壽命提高10倍以上。改變焊錫凸塊的化學成份以提高接點抗疲勞破壞特性的方法之一為以鉛-銦合金取代傳統的鉛-錫合金，銦的含量愈高，接點抗疲勞破壞特性愈佳，但在高濕度環境中，銦會加速金屬的腐蝕及合金中原子的熱遷移（Thermomigration），故接合凸塊中銦的比例通常以50％為上限。另外，再填入焊錫接點周圍的樹酯材料包括聚亞酰胺、矽膠、環氧樹酯等，將可以使接點壽命提高5∼10倍。

細線化與增層是覆晶載板的發展趨勢

　在整體的覆晶封裝中，除了晶片本身品質、錫鉛凸塊接點、液態膠材之外，載板的生產技術也是關係著覆晶封裝品質與能力的關鍵。所以更先進的覆晶載板包括細線化（Fine Pitch）與增層，也是封裝產業中積極開發的方向之一。由於晶片邏輯閘數量不斷倍增，趨向高密度電路發展，使得晶片的接腳數也隨之增加，為了因應此一發展的現象，在載板上的線距也不斷的細微化，在這一方面，在過去這一段時間之中，載板上的線距已由75μm細微到50μm甚至35μm左右。另外，因為半導體凸塊直徑的縮小及上述線距的微細化因素，Build up材料也相當的被重視，包括高耐熱、低介電以及更高的可靠度，由於覆晶載板的材料供應受限，在市場之中只有Ajinomoto供應ABF膜，目前尚未出現更好或同等級的替代品，另外Build-Up層、Core層的BT樹脂基板，也是掌握在Mitsubishi Gas手上，因此材料的供應來源受到相當大的限制，在加上Build up材料良率提升相當慢，所以需要藉由快速Build up材料的改良，達到簡化製程及降低成本的目標。

封裝設備與探針隱藏大量商機

　全球的封裝技術演進史，自1970年代開始，約每10年會出現一次主流技術的更替。目前覆晶技術已經被普遍應用在微處理器封裝，而且也成為繪圖、特種應用、和電腦晶片組等的主流封裝技術，借助市場對覆晶技術的推力，封裝業者必需提供8吋與12吋晶圓探針測試、凸塊增長、組裝、至最終測試的完整服務。

　未來電子產品持續朝向輕薄短小、高速、高腳數等特性，以導線架為基礎的傳統封裝型態將漸不適用，應用範圍也將局限於低階╱低單價的產品。根據IC Insights的調查報告顯示，邏輯IC產品由於功能要求日益複雜，對於封裝引腳數的需求，大致呈現每年12％∼13％的增加速率。以高階的ASIC產品為例，2002年最高引腳數需求為2,100腳，而預計至2007年，最大引腳數將高達3,500腳。在未來覆晶封裝的趨勢上，依然會朝著高腳數（I/O），細間距（fine pitch）的目標前進。此外，未來除了覆晶封裝設備的需求將持續擴大外，覆晶所需之檢測設備亦是廠商發展的重點。由於覆晶封裝內部是利用凸塊作為電氣通導路徑，分佈範圍整個晶片，位於晶片中心附近的凸塊品質檢測，則有賴自動化檢測設備以確保凸塊品質，而由於覆晶封裝的高腳數特性，單片探針數可達1,000pin以上的垂直探針卡，將成為測試設備商競逐的潛力市場。